[毕业设计] 基于EP3C40的FPGA最小系统设计和验证 [复制链接]

资料简介：
　　毕业设计 基于EP3C40的FPGA最小系统设计和验证 ，共39页，8754字，附源程序、总原理图、实物图。
　　
摘  要
　　
本文详细介绍了FPGA最小系统电路设计和功能验证过程。涉及到FPGA电路设计、电路板设计、硬件描述语言、数字系统集成、开发工具使用、开发流程等相关的知识和技能。
　　
FPGA最小系统包括电源、时钟、配置、接口等部分的设计；最小系统的功能验证包括键盘和LCD控制、总控制、DDS模块等部分。本文对上述的部分和模块进行了详细的讲解，另外介绍了PCB的设计和制作。
　　
最后的测试结果表明，本FPGA最小系统工作正常，DDS时钟工作频率可以运行到120MHz以上。
　　
关键词：可编程逻辑器件；可编程片上系统；直接数字合成
　　

　　
目    录
　　
摘  要    I
　　
Abstract    II
　　
第一章    绪论    1
　　
1.1    引言    1
　　
1.2    可编程逻辑器件简介    1
　　
1.3    器件简介    1
　　
1.4    本课题设计要求    2
　　
第二章    最小系统硬件设计    3
　　
2.1    系统整体框图    3
　　
2.2    单元模块设计    3
　　
2.2.1    系统电源    3
　　
2.2.2    时钟设计    4
　　
2.2.3    AS配置电路设计    4
　　
2.2.4    JTAG接口设计    5
　　
2.2.5    接口部分设计    5
　　
2.2.6    Byteblaster II下载电缆    6
　　
第三章    FPGA最小系统PCB设计和制作    7
　　
3.1    PCB布局和布线    7
　　
3.2    PCB的EMC处理    7
　　
3.3    PCB设计版图    7
　　
3.4    PCB制版    8
　　
3.5    PCB焊接    9
　　
第四章    FPGA最小系统功能验证    10
　　
4.1    内部逻辑验证方案选择    10
　　
4.2    内部逻辑验证框图    10
　　
4.3    功能模块设计    11
　　
4.3.1    分频器设计    11
　　
4.3.2    DDS模块设计    12
　　
4.3.3    键盘和液晶控制模块    13
　　
4.3.4    总控制模块设计    14
　　
4.4    顶层功能验证和测试    15
　　
第五章    总结    17
　　
参考文献    18
　　
致谢    19
　　
附录一：最小系统总原理图    20
　　
附录二：键盘和液晶控制模块源程序    21
　　
附录三：总控制模块源程序    29
　　
附录四：顶层文件源程序    34
　　
附录五：最小系统实物图    36

资料文件预览：
共1文件夹，1个文件，文件总大小：2.46MB，压缩后大小：1.63MB

• 毕业设计-基于EP3C40的FPGA最小系统设计和验证
• 基于EP3C40的FPGA最小系统设计和验证.doc  [2.46MB]