[毕业设计] 基于FPGA/CPLD的UART设计 [复制链接]

资料简介：
　　毕业设计 基于FPGA/CPLD的UART设计 共26页，12032字
　　
摘要
　　
UART是一种广泛应用于短距离、低速、低成本通信的串行传输接口。由于常用的UART芯片比较复杂且移植性差,提出一种采用可编程器件FPGA实现UART的方法, 实现了对UART的模块化设计。首先简要介绍UART的基本特点, 然后依据其系统组成设计顶层模块, 再采用有限状态机设计接收器模块和发送器模块, 所有功能的实现全部采用VHDL进行描述,并用Modelsim软件对所有模块仿真。最后将综合好的UART的核心功能集成到FPGA上,并配制外围电路模拟UART的接口时序，最终可实现与PC机的数据通信。整个设计紧凑,小巧, 实现的UART功能稳定、可靠,可作为IP核被广泛集成在可编程逻辑器件中使用。
　　
关键词  UART；FPGA；VHDL；有限状态机；Modelsim
　　

　　
目  录
　　
中文摘要    I
　　
英文摘要    II
　　
前言    1
　　
1. 概述    2
　　
1.1 FPGA/CPLD概述    2
　　
1.1.1 PLD开发软件    2
　　
1.1.2.PLD/FPGA的分类和使用    3
　　
1.1.3 PLD/FPGA的完整开发流程    5
　　
1.2数字系统的建模方式    5
　　
1.2.1行为级建模    5
　　
1.2.2 RTL级建模    5
　　
2. UART原理及现状    7
　　
2.1 UART原理    7
　　
2.1.1 UART概念    7
　　
2.1.2 UART的组成原理    7
　　
2.2 UART现状    8
　　
2.2.1 传统的UART芯片    8
　　
2.2.2  UART的IP    9
　　
3. UART建模    10
　　
3.1 总体设计    10
　　
3.1.1 总体框图    10
　　
3.1.2 资源分配    10
　　
3.2 各模块的实现算法    10
　　
3.2.1 波特率控制器    10
　　
3.2.2 接收器    11
　　
3.2.3 发送器    12
　　
4. 测试仿真    13
　　
4.1 TESTBENCH    13
　　
4.1.1 为何要写Testbench    13
　　
4.1.2  Testbench的结构    13
　　
4.1.3 本设计的Testbench结构    14
　　
4.2 本设计的仿真    14
　　
4.2.1 波特率控制模块    14
　　
4.2.2 发送器模块和接收模块    15
　　
4.2.3 板级测试    15
　　
5. 保证设计可靠性技术措施    16
　　
5.1 时钟与复位处理    16
　　
5.2 毛刺的规避和处理    16
　　
5.2.1 尽量的使用了同步设计准则    16
　　
5.2.2 尽量的减少竞争产生的条件    17
　　
5.2.3 用D触发器滤除    17
　　
5.3  LATCH的避免    17
　　
5.4  避免状态机的死锁    17
　　
6. 结论与展望    18
　　
6.1结论    18
　　
6.2 展望    18
　　
参考文献    21
　　
致谢    22

资料文件预览：
共1文件夹，1个文件，文件总大小：400.50KB，压缩后大小：195.94KB

• 毕业设计-基于FPGA/CPLD的UART设计
• 基于FPGA的uart设计（本科毕业论文）.doc  [400.50KB]