文件格式：word
文件大小：195.50KB
适用专业：现代测试技术及应用
适用年级：大学
下载次数：20 次
我要下载：点击联系下载论文编号：38723
资料简介：
课程设计 位同步时钟的提取方案，共21页，7134字。
前 言
电子技术在不断地发展，电子系统的设计方法也随之发生变革，基于EDA
技术的设计方法正在成为现代电子系统设计的主流。EDA（Electronic Design Automation）即电子设计自动化。EDA技术指的是以计算机硬件和系统软件为基本工作平台，继承和借鉴前人在电路和系统，数据库，图像学，图论和拓扑逻辑，计算数学，优化理论等多学科的最新科技成果而研制的商品化通用支撑软件和应用软件包。EDA旨在帮助电子设计工程师在计算机上完成电路的功能设计，逻
辑设计，性能分析，时序测试直至PCB板的自动设计。
异步串行通信是现代电子系统中最常用的数据信息传输方式之一，一般情况下，为了能够正确地对异步串行数据进行发送和接收，就必须使其接收与发送的码元同步，位同步时钟信号不仅可用来对输入码元进行检测以保证收发同步，而且在对接收的数字码元进行各种处理等过程中，也可以为系统提供一个基准的同步时钟。
本次课程设计介绍的位同步时钟的提取方案，原理简单且同步速度较快，整个系统采用VerilogHDL语言编写，并可以在CPLD上实现。此次课程设计的目的是为了让学生有更多的时间自己去学习EDA这门技术，在自己学习EDA这门技术的过程中去理解VHDL语言的结构程序，提高自己的编程设计能力，为日后更好的开发EDA技术作一些必要的准备.
资料文件预览：
共1文件夹，1个文件，文件总大小：195.50KB，压缩后大小：20.98KB
- 课程设计-位同步时钟的提取方案
课程设计 位同步时钟的提取方案.doc [195.50KB]
我要下载：位同步时钟的提取方案 
