文件格式：word
文件大小：192.00KB
适用专业：电信技术
适用年级：大学
下载次数：3 次
我要下载：点击联系下载论文编号：103222
资料简介：
课程设计 智力抢答器的设计与实现（共15页，2088字）
一、设计任务：
在许多比赛活动中，为了准确、直观地判断抢答者，通常设置一台抢答器，并通过灯光、声响、数码管等显示出第一抢答者，同时还可完成计分、扣分等功能。本设计具体要求如下：
（1）设计一个可供四组参赛者使用的抢答器，每组设置一个抢答按钮；
（2）电路具有第一抢答信号的鉴别功能，当主持人按下清零复位键后，开始抢答，将第一抢答者组别实现出来（数码管显示组号，LED指示灯点亮，并发出“嘀”的声音）；
（3）设置计分电路，四组参赛者在开始时预置成100分。抢答后回答正确的加10分，错误则扣10分，将计分结果用数码管显示出来；
＊（4）设置总显示按钮，当主持人按下按钮后，可将每组的得失分情况用数码管直观地显示出来。
二、设计思路：
根据系统设计要求可知，系统的输入信号有：各组的抢答按钮A、B、C、D，系统清零信号CLR，系统时钟信号CLK，计分复位端RST，加分按钮端ADD，计时预置控制端LDN，计时使能端EN，计时预置数据调整按钮TA、TB；系统的输出信号有：四个组抢答成功与否的指示灯控制信号输出口LEDA、LEDB、LEDC、LEDD，四个组抢答时的计时数码显示控制信号若干，抢答成功组别显示的控制信号若干，各组计分动态显示的控制信号若干。
根据以上的分析，我们可将整个系统分为三个主要模块：抢答鉴别模块QDJB；抢答计时模块JSQ；抢答计分模块JFQ。对于需显示的信息，需增加或外接译码器，进行显示译码。考虑到FPGA/CPLD的可用接口及一般EDA实验开发系统提供的输出显示资源的限制，这里我们将组别显示和计时显示的译码器内设，而将各组的计分显示的译码器外接。
......
资料文件预览：
共1文件夹，1个文件，文件总大小：192.00KB，压缩后大小：104.68KB
- 课程设计-智力抢答器的设计与实现
智力抢答器-刘军.doc [192.00KB]
我要下载：智力抢答器的设计与实现 
