[毕业设计] 数字电子钟设计 [复制链接]

资料简介：
　　毕业设计 数字电子钟设计，共63页，25642字
　　
摘要
　　
设计一个采用数字电路实现,对时,分,秒.数字显示的计时装置,周期为24小时，显示满刻度为23时59分59秒，并具有校时功能和报时功能的数字电子钟。电路主要采用中规模集成电路.本系统的设计电路由脉冲逻辑电路模块、时钟脉冲模块、时钟译码显示电路模块、整电报时模块、校时模块等部分组成。采用电池作电源，采用低功耗的芯片及液晶显示器，发生器使用石英晶振、计数振荡器CD4060及双D触发器74LS74，计数器采用同步双十进制计数器74LS160，锁存译码器是74LS248，整电报时电路用74LS74，74LS32及扬声器构成。
　　
关键词：    数字电路　　集成电路　　逻辑电路
　　

　　
目录
　　
摘 要    1
　　
Abstract    2
　　
目　　录    3
　　
前言    5
　　
第1章  数字电子钟设计总体方案    6
　　
1.1.1数字计时器的设计思想    6
　　
1.1.2数字电子钟组成框图    6
　　
1.1.3单元电路设计    7
　　
第2章  电子钟逻辑电路基础知识    9
　　
2.1 数制    9
　　
2.1.1十进制    9
　　
2.1.2 二进制    9
　　
2.1.3  十六进制    10
　　
2.1.4  不同进制数的表示符号    10
　　
2.2二进制代码    11
　　
2.2.1  自然二进制代码    11
　　
2.2.2  二–十进制代码（ＢＣＤ码）    11
　　
2.3基本逻辑运算    12
　　
2.3.1  与逻辑运算    12
　　
2.3.2  或逻辑运算    13
　　
2.3.3  非逻辑运算    14
　　
第3章  电子钟逻辑门电路    15
　　
3.1 基本逻辑门电路    15
　　
3.1.1  与门电路    15
　　
3.1.2  或门电路    16
　　
3.1.3  非门电路    17
　　
3.1.4  复合逻辑门    18
　　
第4章  电子钟组合逻辑电路    20
　　
4.1 组合逻辑电路的分析与设计    20
　　
4.1.1  组合逻辑电路的分析    20
　　
4.1.2  组合逻辑电路的设计    22
　　
4.2 编码器    25
　　
4.2.1  电子钟编码器的工作原理    25
　　
4.3电子钟的译码器和数字显示电路    28
　　
4.3.1  二进制译码器    28
　　
4.3.2  显示译码器    30
　　
第5章  电子钟触发器    33
　　
5.1 RS触发器    33
　　
5.1.1  基本RS触发器    33
　　
5.1.2  同步RS触发器    35
　　
5.2 JK、D、T触发器    36
　　
5.2.１  JK触发器    36
　　
5.2.2   D触发器    38
　　
5.2.3   T触发器    39
　　
第6章  电子钟时序逻辑电路    40
　　
6.1 时序逻辑电路的基本概念    40
　　
6.1.1  时序逻辑电路的基本结构及特点    40
　　
6.1.2  时序逻辑电路的分类    41
　　
6.2 时序逻辑电路的分析    41
　　
6.2.1  分析时序逻辑电路的步骤    41
　　
6.2.2  同步时序逻辑电路的分析及应用    41
　　
6.2.3  异步时序逻辑电路的分析及应用    44
　　
6.3 同步时序电路的设计    46
　　
6.3.1  同步时序逻辑电路设计的步骤    47
　　
6.3.2  同步时序逻辑电路设计的应用    48
　　
6.4计数器    52
　　
6.4.1  二进制计数器    52
　　
6.4.2  同步十进制加法计数器    54
　　
6.5 脉冲信号的产生    56
　　
6.5.1  由与非门组成的多谐振荡器    56
　　
6.5.2  石英晶体时钟脉冲发生器    57
　　
结论    59
　　
谢  辞    60
　　
参考文献    61

资料文件预览：
共1文件夹，1个文件，文件总大小：1.01MB，压缩后大小：385.08KB

• 毕业设计-数字电子钟设计
• 数字电子钟[1].doc  [1.01MB]