[毕业设计] 基于CPLD的数字频率合成器——顶层硬件实现 [复制链接]

资料简介：
毕业设计 基于CPLD的数字频率合成器——顶层硬件实现，共39页，17179字。
摘要
本论文先对采用PLL技术的频率合成和可编程控制的频率合成这两种频率合成方法进行了简要的分析比较，并详细介绍了直接数字频率合成器(DDS)合成原理和特性，同时介绍了DDS的发展以及现阶段的应用。在分析CPLD性能特点的基础上提出了CPLD实现方案。重点介绍了利用大规模可编程逻辑器件CPLD实现直接数字频率合成（DDS）的原理、电路结构和优化方法。给出了采用ALTERA公司的MAX7000s系列CPLD芯片EPM7128SLC84-15进行直接数字频率合成的AHDL源程序。并详细介绍了通过MAX+PLUS软件实现DDS相关模块的步骤。设计所得到的高精度的多频点正弦波信号源，是采用一般的模拟电路方式难以获得的。实测表明数字方式合成正弦波的频率稳定性非常好，波形的失真度非常小，完全可以用于高精度的信号源的波形产生。
关键词：直接数字频率合成（DDS）；MAX+PLUS软件；硬件描述语言AHDL；大规模可编程逻辑器件（CPLD）；
目录
1．绪论
1．1 DDS技术的发展------------------------------------------------------------
1．2 DDS技术的应用----------------------------------------------------------
1．2．1  基于DDS的快速跳频频率合成器的设计---------------------------
2． 基于CPLD的DDS的方案及其论证---------------------------------------------------------
2 .1 方案论证-----------------------------------------------------------
2.1.1 采用锁相式频率合成器　　---------------------------------------
2.1.2 采用低频正弦波DDS单片电路的解决方案---------------------------
2.1.3 自行设计的基于CPLD芯片的解决方案------------------------------
2．2  直接数字频率合成器（DDS）原理简介---------------------------------------------------
3  基于CPLD的DDS实现----------------------------------------------------------------------
3．1 硬件-----------------------------------------------------------------------
3．2 软件-----------------------------------------------------------------------
4． 实验结果的测试分析--------------------------------------------------------
5． 使用相关器件及扩展---------------------------------------------------
6． 结论-----------------------------------------------------------------------
致谢----------------------------------------------------------------------------
参考文献-----------------------------------------------------------------------------------外文文献-----------------------------------------------
外文文献及译文--------------------------------------------------------------------
7．附录----------------------------------------------------------------------------------
附录1  2732 EPROM作为波形存储时内部地址及对应值------------------------------------
附录2  EL-EDA实验系统介绍-----------------------------------------------
附录3  基于CPLD的数字频率合成器实验提纲-------------------------------------------------

资料文件预览：
共1文件夹，1个文件，文件总大小：442.50KB，压缩后大小：182.99KB

• 毕业设计-基于CPLD的数字频率合成器——顶层硬件实现
• 毕业设计范本[1].doc  [442.50KB]