[毕业论文] 直接数字频率合成器 [复制链接]

资料简介：
毕业论文 直接数字频率合成器，共38页，14379字
摘  要
技术的实现依赖于高速、高性能的数字器件，选用现场可编程器件FPGA作为目标器件，可利用其高速、高性能及可重构性，根据需要方便地实现各种比较复杂的调频、调相和调幅功能。本设计给出了基于FPGA芯片的直接数字频率合成器（DDS）的设计方法。因为微电子技术的不断发展，开发者能很容易地将整个应用系统实现在一片FPGA中，从而实现片上系统（SoC）。因此，用FPGA实现DDS就有了更广泛的现实意义，并在现代通信系统中具有良好的实用性。
本设计在介绍DDS工作原理的基础上，运用EDA技术，使用FPGA来实现一个DDS，频率控制字和相位控制字由凌阳单片机来完成。
关键词 ：直接数字频率合成器，现场可编程门阵列（FPGA），相位累加器，数/模转换器，凌阳单片机
目   录
摘  要    Ⅰ
ABSTRACT    Ⅱ
1  绪论    1
1.1课题背景    1
1.2发展方向    1
2  方案设计与论证    2
2.1方案设计    2
2.2方案论证    2
3  模组简介    4
3.1 凌阳单片机介绍    4
3.1 .1凌阳单片机61板简介    4
3.1.2  SPCE061A单片机简介    5
3.2.现场可编程门阵列（FPGA）简介    8
3.3 VHDL简介    9
3.3.1概述    9
3.3.2 HDL的种类    10
3.3.3 VHDL语言开发环境和硬件平台    11
3.3.4 VHDL 程序结构    11
3.４DAC 0832及应用    12
3.４.1 DAC的内部结构    12
3.４.2 DAC 0832的基本工作方式    13
3.５滤波电路    15
3.５.1、初步定义    15
3.５.2、有源滤波电路的分类    15
3.５.3、一阶有源滤波电路    16
3.５.4、二阶有源滤波电路    17
3.６ DSP简介    18
4  DDS的工作原理    20
4.1 DDS基本原理    20
4.2 DDS的FPGA实现设计    20
5  系统软件设计………………………………………………………………………………23
5.1系统控制部分    23
5.2 按键控制部份    27
5.３ 调试    28
6  结论    30
参考文献    31
附录： 部分元器件清单    32
致 谢    33

资料文件预览：
共1文件夹，1个文件，文件总大小：1.68MB，压缩后大小：245.42KB

• 毕业论文-直接数字频率合成器
• 直接数字频率合成器毕业设计.doc  [1.68MB]