[课程设计] 锁相环（PLL）电路设计 [复制链接]

资料简介：
课程设计 锁相环（PLL）电路设计，共20页，6300字
摘要：本次课程设计的锁相环电路其原理就是先把电网三相交流电压合成一相正弦波，合成后其频率还是不变（50Hz），然后把正弦波转变成方波，由此将信号送入锁相环集成器件CD4046（由鉴相器，环路滤波器，VCO组成），通过将输入信号与VCO输出信号或VCO输出经分频器的信号相位或频率的比较，控制两个信号使其保持同相位，从而实现对输入信号的同步跟踪。
关键字：锁相环，鉴相器，环路滤波器，集成运算电路，比较器

目  录
1.前言(绪论)    3
2.总体方案设计    4
3.单元模块设计    5
   3.1 集成运算加法器    5
   3.2 集成运算的选择及参数计算    6
   3.3 正弦波整成方波    7
   3.4 锁相环CD4046    10
   3.5 分频器(64分频)    13
4.Multisim9.0软件介绍    15
5.系统调试,功能及参数选择    16
6.设计总结    18
7.谢辞(致谢)    18
8.参考文献    19
9.附录    20

资料文件预览：
共1文件夹，1个文件，文件总大小：793.50KB，压缩后大小：613.34KB

• 课程设计-锁相环（PLL）电路设计
• 锁相环ppl电路设计.doc  [793.50KB]