[毕业设计] 四位微处理器设计 [复制链接]

资料简介：
毕业设计 四位微处理器设计，共46页，15416字，附各模块详细代码。
摘  要
用传统的数字电子系统设计微处理器时，电路复杂，调试不易。在分析了典型微处理器内部结构及指令的基础上，提出了用FPGA/CPLD来设计四位微处理器的方法。该设计是基于“自顶向下设计，自底向上集成” 的设计思想。以Xilinx ISE 8.1i为设计平台，采用VHDL硬件描述语言进行功能描述。经过程序的编译、调试、仿真得出正确的输出结果，实现了四位微处理器的加法、减法、与、或、异或等算术和逻辑运算及对存储器的读写和数据移位等的全部功能。
关键词：四位微处理器；    FPGA/CPLD；自顶向下；层次化

目       录
摘  要    Ⅰ
ABSTRACT    Ⅱ
1. 前  言    1
2．数字系统及Xilinx ISE 8.1i软件介绍    1
2．1 数字系统设计    1
2．1．1 概述    1
2．1．2数字系统的设计方法    2
2．1．3数字系统的设计步骤    2
2．2 Xilinx ise 8.1简介    4
2．2．1 ISE设计流程    4
3．系统分析与总体设计    5
3．1微处理器概述    5
3．2典型微处理器内部结构    5
3．3 课题设计方法及流程    6
3．4 四位微处理器的总体方案    6
3．4．1总体功能分析及结构    6
3．4．2各个模块的作用及功能    7
3．4．3端口定义    9
4．各模块的具体设计和实现    10
4．1指令设计及程序包设计    10
4．1．1  指令设计    10
4．1．2 指令代码程序包设计    12
4．2 各个模块的框图设计与VHDL实现    13
4．2．1 RAM_REGS模块的设计实现    13
4．2．3源操作数选择模块SRC_OP的设计及实现    17
4．2．4算术逻辑单元（ALU）模块    18
4．2．5输出选择器模块OUT_MUX的设计及实现    20
4．3顶层设计    21
5．系统形成和波形仿真    25
5．1 系统形成    25
5．2各模块波形仿真    25
结论    29
参考文献    30
致谢    31
附录    32

资料文件预览：
共1文件夹，1个文件，文件总大小：565.00KB，压缩后大小：139.74KB

• 毕业设计-四位微处理器设计
• 四位微处理器设计.doc  [565.00KB]