[毕业设计] 基于FPGA的HDB3编译码的建模与实现 [复制链接]

资料简介：
毕业设计 基于FPGA的HDB3编译码的建模与实现，共35页，13019，附HDB3码编码器完整源程序、HDB3码译码器完整源程序
摘  要
本文以FPGA为硬件平台，基于EDA工具QUARTUSⅡ为软件平台上对HDB3编/译码进行实现。由于在EDA的软件平台QUARTUSⅡ上不能处理双极性的信号，因此对HDB3码的编/译码的实现分为：软件部分和硬件部分。软件部分是基于QUARTUSⅡ的平台上对输入的码元进行编码和译码，通过系统仿真，验证了HDB3码的编译码的正确性；硬件部分采用CD74HC4052双四选一的数模选择器实现单极性到双极性的转换；采用AD790和SE5539实现双极性到单极性的转换。最后，通过仿真，验证了方案的正确性。
关键词：HDB3；建模；VHDL；编/译码；QUARTUSⅡ

目  录
第一章 绪 论    1
第二章 EDA辅助设计工具的介绍    3
2.1 FPGA的介绍    3
2.1.1 PLD的介绍    3
2.1.2 FPGA的系统介绍    3
2.2 VHDL语言和QUARTUSⅡ    4
2.2.1 VHDL语言    4
2.2.2 EDA工具QUARTUSⅡ    5
第三章 HDB3码编码器的建模与实现    6
3.1 HDB3码的编码规则    6
3.2  基于VHDL的编码器的建模及实现    6
3.2.1 编码器的VHDL建模及难点分析    7
3.2.2 基于VHDL编码器的实现    7
3.3编码中单/双极性转换的实现    12
3.3.1单/双极性转换的流程图    12
3.3.2单/双极性变换的VHDL实现    13
3.3.3单/双极性变换的硬件实现    15
3.4 HDB3码编码器的波形仿真及分析    16
3.5 小结    17
第四章 HDB3码译码器的建模与实现    18
4.1 HDB3码的译码规则及建模    18
4.2 译码中双/单极性的实现    18
4.3 基于VHDL译码器的实现    19
4.3.1基于VHDL译码器的流程图    19
4.3.2 HDB3码译码器的程序设计    19
4.4 HDB3码译码器的波形仿真及分析    22
4.5 小结    23
第五章 结束语    24
参考文献    25
致谢    26
附录一    27
附录二    32

资料文件预览：
共1文件夹，1个文件，文件总大小：1.34MB，压缩后大小：887.43KB

• 毕业设计-基于FPGA的HDB3编译码的建模与实现
• 基于FPGA的HDB3编译码的建模与实现--第六稿(定稿).doc  [1.34MB]