课程设计论坛

注册

 

QQ登录

只需一步,快速开始

发新话题 回复该主题

[课程设计] HDB3编译码设计 [复制链接]

楼主
文件格式:word
文件大小:1.09MB
适用专业:通信原理
适用年级:大学
下载次数:3 次
我要下载:点击联系下载
论文编号:41630

资料简介:
  课程设计 HDB3编译码设计 共15页,3432字
  
1、总体设计思路及方案br>  
本设计要实现一数字信源单元的HDB3编译码, 在含有直流分量和较丰富低频分量的单极性基带波形不适宜在低频传输特性差的信道中传输,因为它有可能造成信号严重畸变,而经过信道编码后的传输码却具有较强的波形保持特性。比较常用的编码规则有HDB3和AMI编码。
  
HDB3编码规则是:先把消息代码中的"1"交替变成"+1"和"-1" ,"0"仍然保持"0"不变的AMI码 ,然后去检查AMI码的连"0"的情况 ,当没有4个和4个以上连"0"串时 ,这样的AMI码就是HDB3码 ;当出现4个和4个以上连"0"串时,则将每4个连"0"的小段的第4个"0"变换成与其前一个非零符号相同极型的符号,并用"+V"和"-V"表示.若此"V"使后面的序列破坏了"极性交替反转"的原则,则将出现直流分量.故需要保证相邻"V"的符号也是极性相反,所以,当不满足V也极性相反时,将这个连"0"码无串的等一个"0"变成"-B"和"+B"."B"的符号与前一个非"0"码的符号相反,并且让后面的非"0"码元符号从"V"码开始再交替变化.
  
经分析系统应包含:数字信源单元、编译码器功能模块、双单极性变换电路模块、误码检测模块、位同步提取模块。其中以数字信源单元和HDB3编译码为主要设计点,其它单元电路为辅助设计模块.数字信源单元为系统提供一路7bit的帧同步信号和两路8bit的数字信号;编译码单元使数字信源输出的单极性不归零码译码成HDB3码;误码检测单元用于检测译码器译码错误;双单极性变电路单元使HDB3编译码器输出信号经双单变换后输出HDB3码;位同步提取单元用于提取位同步信号,接收端提供一个确定抽样判决时刻的定时脉冲序列.
  
由此,总体设计方案及框图为:
  
图1-1 总体设计方框图
  
2、单元电路设计br>  
2.1数字信源单元设计br>  
数字信源单元电路原理图如图所示br>  
图2-1-1  数字信源电路原理图
  
本单元产生NRZ信号,信号码速率要求为3200Kb,帧结构如图2-1-2所示。帧长为24位,其中首位无定义,第2位到第8位是帧同步码(7位巴克码1110010),另外16位为2路数据信号,每路8位。此NRZ信号为集中插入帧同步码时分复用信号.
  
图2-1-2   帧结构图
  
数字信源单元输出信号FS、NRZ-OUT之间的相位关系如图2-1-3所示,图中NRZ-OUT的无定义位为0,帧同步码为1110010,数据1为11110000,数据2为00001111。FS信号的低电平、高电平分别为4位和8位数字信号时间,其上升沿比NRZ-OUT码第一位起始时间超前一个码元。
  
图2-1-3  FS、NRZ-OUT波形
  
2.2 HDB3编译码单元电路设计
  
本单元用CD22103集成电路进行AMI或HDB3编译码。CD22103A管脚图如图所示:
  
HDB3码译码规则很简单,根据编码规则可以得出,每一个破坏码元“V”总是和前一个非“0”码元同极性的(包括B在内),故从收到的码元序列中可以很容易找到此破坏码元“V”,因此也就知道了“V”及前面的3个码元必定是连“0”码元。然后,再将所有的“-1”变成“+1”,就得到原来的消息码。HDB3编码原理方框图如图2-2-2示
  
......


资料文件预览:
共1文件夹,1个文件,文件总大小:1.09MB,压缩后大小:312.72KB

  • 课程设计-HDB3编译码设计
  • doc电信0402江永超26号--HDB3编译码设计.doc  [1.09MB]

我要下载:HDB3编译码设计
分享 转发
TOP
沙发

真是好东西啊
TOP
板凳

我积分还差的原阿,,,,伤心!!!!!!!!!!!!!!!
TOP
地板

路过。

嗯,虽然路过。

还是厚道的顶一下
TOP
5#

好资料谢谢了.
TOP
6#

真不错 顶你 加油加油
TOP
7#

怎样才可以下载啊!
TOP
8#

好贴

TOP
9#

支持啊
TOP
10#

这个系列的帖子都不错

要顶!

收藏再看!
TOP
发新话题 回复该主题