文件格式:word
文件大小:4.94MB
适用专业:微电子学
适用年级:大学
下载次数:1 次
我要下载:点击联系下载论文编号:202278
资料简介:
毕业论文-65nm高性能SRAM编译器设计,共72页,25575字
中文摘要
当前电子系统中应用的半导体存储器种类非常多,并且存储器在系统中所占
地位也越来越重要。静态随机存储器(SRAM)是目前半导体存储器中速度最快
的,主要用于对速度要求非常高的领域。随着片上系统(SOC)的发展,系统的
SRAM 模块不再是单独封装成一个芯片,而是嵌入到系统内部作为一个 IP 模块,
并且嵌入的 SRAM 性能直接影响整个系统的性能。同时静态存储器 IP 对现代晶
圆厂非常重要,它不仅是晶圆厂工艺成熟的指标,而且是 SOC 客户最重要的 IP
核之一。在这样的背景下,本论文的工作室基于中芯国际(SMIC)65nm 工艺的
SRAM IP 编译器开发,有助于国内 Foundry 和国内自主知识产权的 SRAM IP 的
发展。
论文在前人已有的 SRAM 编译器基础上,针对 SMIC 提供的单口 SRAM 电
路和版图,设计了符合 SMIC 要求的 SRAM 编译器。编译器利用已有的版图拼接
操作函数和程序,将 SMIC 的 SRAM 版图重新划分子电路模块,制作库文件,设
计拼接算法。设计出了能够生成尺寸在 128×2 到 128×80 范围内的单口 SRAM
编译器,编译器能实现版图和 SPICE 网表的自动生成。论文将实验室的 SRAM
编译器设计方法重新归纳总结,并成功应用在了 SMIC 的 SRAM 上。同时提出了
硅规整编译器的完整设计思路和方法。
论文除了完成 SMIC 单口 SRAM 编译器的开发以外,还对 SMIC 的 SRAM 电
路和版图设计中的错误进行了修改。SMIC 起初提供的版图是后仿真有错误的,
通过研究分析 SRAM 电路原理和操作时序,对版图和电路进行了修改,从而实现
SRAM 功能正确,并且减小了面积。
关键词:SRAM;IP;编译器
ABSTRACT
Nowadays there are many kinds of semiconductor memory in electronic systems,
and memory has become more and more important in systems. SRAM (Static Random
Access Memory) has the most high performance, and is suitable to design which needs
the high speed. As SoC developed, SRAM is no longer packaged as a whole chip, but
embedded in SoC as an IP module. And the performance of the chip is affected by the
embedded SRAM. It is known that SRAM technology maturity in a foundry means the
success of this technology node. In this paper, a SRAM compiler platform is proposed
at 65nm SMIC logic process. This research is helpful to the domestic foundry and
SRAM IP design house.
Based on previous research, this paper designs the SRAM compiler for SMIC
according to their SRAM circuit and layout. The compiler uses layout splice functions
that have already been developed. The partition of SMIC’s SRAM is new, and the
library file and compiling algorithm has to be redesigned. A single-port SRAM
compiler which generates layout and netlist has been designed in this paper. The range
of SRAM size that can be generated is from 128*2 to 128*80. The paper summarizes
SRAM compiler design method and gives a conclusion. A full design method of
regular silicon circuit compiler has been proposed and successfully applied to SMIC’s
SRAM.
Apart from finishing a single-port SRAM compiler, the paper also modifies design
fault of SMIC’s SRAM circuit. The function of the SRAM that SMIC offered was error.
The circuit and layout of SRAM is modified to make sure it’s right. And the area of
layout has been reduced.
Keywords:SRAM; IP core; compiler
目录
第 1 章 引 言 ..1
1.1 半导体存储器发展综述 ......1
1.2 嵌入式 SRAM IP 核技术 ....2
1.2.1 SOC 和 IP......2
1.2.2 嵌入式 SRAM .......3
1.2.3 SRAM IP 性能评价标准 ..3
1.3 本论文的意义及主要工作 ..5
1.3.1 论文的背景和意义 5
1.3.2 论文的主要工作 ...5
第 2 章 SRAM 编译器设计方法学 ...7
2.1 规整电路的编译思想 .7
2.2 SRAM 编译器的设计流程 ...7
2.3 SRAM 编译器的界面 ..8
第 3 章 SRAM 版图拼接算法 11
3.1 版图拼接算法的程序实现 11
3.1.1 GDSII 文件格式 ...11
3.1.2 C 语言编程实现 ...14
3.2 单口 SRAM 模块划分 .......15
3.3 整体版图的拼接 ......16
第 4 章 SRAM 编译器网表自动生成 ......19
4.1 网表自动生成算法 ..19
4.2 电路结构 ........21
4.3 程序设计 ........23
第 5 章 单口 SRAM 电路研究 ..25
5.1 SRAM 电路结构 .......25
5.1.1 单口 SRAM 电路总体结构 ....25
5.1.2 存储单元电路 .....25
5.1.3 行译码器电路 .....26
5.1.4 时钟控制电路 .....27
5.1.5 灵敏放大器电路 .27
5.1.6 输入输出电路 .....28
5.2 SRAM 时序分析 .......29
5.3 SRAM 电路出现的问题及修改 ...31
5.3.1 第一次修改 31
5.3.2 第二次修改 32
5.3.3 第三次修改 33
5.3.4 版图面积缩减 .....33
5.4 仿真结果 ........34
第 6 章 结论 ..37
6.1 工作内容和成果 ......37
6.2 工作进一步研究方向 ........37
插图索引 .. I
表格索引 ........ III
参考文献 . V
致 谢 .... VII
声 明 ..... IX
附录 A 外文资料的书面翻译 .... XI
资料文件预览:
共1文件夹,1个文件,文件总大小:4.94MB,压缩后大小:1.86MB
- 毕业论文-65nm高性能SRAM编译器设计
毕业论文-65nm高性能SRAM编译器设计.doc [4.94MB]
我要下载:65nm高性能SRAM编译器设计