[课程设计] 序列信号检测器 [复制链接]

资料简介：
　　武汉理工大学EDA课程设计 序列信号检测器 共19页，5151字。
　　
摘 要
　　
本文介绍了一种采用单片CPLD芯片进行序列信号检测器的设计方法，主要阐述如何使用新兴的EDA器件取代传统的电子设计方法，利用CPLD的可编程性，简洁而又多变的设计方法，缩短了研发周期，同时使出租车计费器体积更小功能更强大。本设计实现了序列检测器所需的一些基本功能，包括检测序列、输出报警，更注重了把一些新的思路加入到设计中。主要包括采用了CPLD芯片，使用VHDL语言进行编程，使其具有了更强的移植性，更加利于产品升级。
　　

　　
关键词：VHDL；序列信号检测器；QuartusⅡ；CPLD
　　
目 录
　　
摘 要    I
　　
Abstract    II
　　
1 绪论    1
　　
2 设计内容及要求    2
　　
2.1设计的目的及主要任务    2
　　
2.1.1设计的目的    2
　　
2.1.2 设计任务及主要技术指标    2
　　
2.2设计思想    2
　　
3 QuartusⅡ及VHDL语言简介    3
　　
4 设计原理及模块设计    5
　　
4.1 设计原理    5
　　
4.2模块设计    6
　　
4.2.1状态转换模块    6
　　
4.2.2 输出控制模块    7
　　
4.3总体电路的设计    7
　　
5电路的仿真及分析    8
　　
6心得体会    9
　　
参考文献    10
　　
附录    11

资料文件预览：
共1文件夹，1个文件，文件总大小：192.00KB，压缩后大小：109.84KB

• 课程设计-序列信号检测器
• 《序列信号检测器》EDA课程设计.doc  [192.00KB]