[毕业设计] 基于FPGA的FIR滤波器设计 [复制链接]

资料简介：
毕业设计 基于FPGA的FIR滤波器设计,共26页,12736字。
目录
引言    1
1．软件及硬件平台    2
1．1 VHDL语言特点    2
1．2 MAX PLUSII开发环境    3
1．3 可编程逻辑器件    4
1．4 ALTERA公司FLEX 10K系列    5
2．FIR滤波器基本理论    6
2．1 数字滤波器概述    6
2．2 有限长单位冲激响应(FIR)滤波器    6
2．2．1 FIR滤波器特点    6
2．2．2 FIR滤波器结构    7
2．3 FIR数字滤波器的实现方法    8
3.基于FPGA实现FIR滤波器的研究    9
3．1 基于乘法器结构的 FIR 滤波器在 FPGA 上的实现结构    9
3．1．1基于乘累加 FIR 滤波器结构    9
3．1．2 基于并行乘法器直接型 FIR 滤波器结构    10
3．2 基于分布式（DA）算法的 FIR 滤波器在 FPGA 上实现结构    11
3．2．1 用分布式原理实现FIR滤波器－串行方式    12
3．2．2 用分布式原理实现FIR滤波器－并行方式    13
3．3 CSD码及最优化方法    14
4．线性相位FIR滤波器的设计    16
4．1 FIR滤波器的设计要求    16
4．2 软件环境和硬件平台选择    16
4．3 FIR滤波器的设计方案    16
4．4 各模块设计    17
5．仿真结果及分析    21
5．1 仿真结果    21
5．2 仿真结果分析    22
6．总结    22
致谢    23
参考文献    23
ABSTRACT    25
摘要：本文提出了一种采用现场可编程门阵列器件(FPGA)实现FIR数字滤波器的方案，并以Altera公司的FPGA器件EPF10K30为例完成了FIR滤波器的模块化设计过程。底层采用VHDL语言描述设计文件,顶层使用底层产生的模块连接组成FIR滤波器,并在MAX+plusII上进行了实验仿真。仿真结果表明：该设计方案可行，可为今后的数字滤波器模块化研究提供另一种思路。
关键词:VHDL;FPGA;FIR滤波器;Maxplus

资料文件预览：
共1文件夹，1个文件，文件总大小：1.20MB，压缩后大小：632.65KB

• 毕业设计-基于FPGA的FIR滤波器设计
• ss.doc  [1.20MB]