[毕业设计] 基于FPGA的电子时钟设计 [复制链接]

资料简介：
　　吉首大学毕业设计 基于FPGA的电子时钟设计，共35页，11169字。
　　
摘要
　　
本文设计的是基于FPGA的电子时钟，该设计用VHDL语言编程,通过FPGA及外围电路实现时、分、秒计数显示，根据需要设置复位、清零、置位等功能，最后通过仿真来验证设计的正确性。系统设计采用自顶向下设计方法，由时钟分频模块、计时模块、按键模块和显示模块四个部分组成。它采用了石英晶体振荡器，走时精度高，稳定性好，使用方便，不需要经常校对，给人们生产生活带来了极大的方便。
　　
关键词：VHDL；FPGA；电子时钟；七段显示器；时序图。
　　

　　
目录
　　
第一章  绪论    3
　　
1.1　电子时钟的国内外研究动态    3
　　
1.1.1　国内研究动态    3
　　
1.1.2　国外研究动态    3
　　
1.2　电子时钟的地位及作用    4
　　
1.3  FPGA与VHDL语言    4
　　
1.3.1  FPGA的概述及特点    4
　　
1.3.2　VHDL的概述及特点    5
　　
1.4  本文电子时钟的实现方法    5
　　
第二章  电子时钟系统结构    7
　　
2.1  电子时钟的设计要求    7
　　
2.2  石英晶体振荡器    7
　　
2.2.1  石英晶体振荡器的结构    7
　　
2.2.2  石英晶体振荡器的基本工作过程    7
　　
2.2.3  石英晶体振荡器的参数及型号选择    8
　　
第三章  电子时钟的设计    9
　　
3.1  电子时钟的顶层设计    9
　　
3.1.1  顶层设计分析    9
　　
3.1.2  电子时钟顶层VHDL设计    10
　　
3.2  电子时钟的底层设计    12
　　
3.2.1  时钟分频模块    12
　　
3.2.2  计时模块    13
　　
3.2.3  按键模块    20
　　
3.2.4  显示模块    21
　　
第四章　 结束语    29
　　
参考文献    30
　　
致谢    31

资料文件预览：
共1文件夹，1个文件，文件总大小：12.31MB，压缩后大小：587.43KB

• 毕业设计-基于FPGA的电子时钟设计
• 基于FPGA的电子时钟设计 盖淑琴.doc  [12.31MB]