[毕业设计] 基于FPGA的通用异步收发器的设计 [复制链接]

资料简介：
　　南昌航空大学科技学院毕业设计 基于FPGA的通用异步收发器的设计，共38页，18251字。
　　
摘要：EDA 技术作为现代电子设计技术的核心，它依赖强大的计算机，在EDA工具软件平台上，对以硬件描述语言VHDL为逻辑描述手段完成的设计文件，自动地完成逻辑编译、逻辑简化、逻辑分割、逻辑综合、结构综合，以及逻辑优化和仿真测试，直到实现既定的电子线路系统功能。EDA技术使得设计者的工作仅限于利用软件的方式，即利用硬件描述语言和EDA软件来完成对系统硬件功能的。本文采用EDA技术对通用异步收发器的设计。
　　
本设计采用的是可编程逻辑器件FPGA实现UART的功能，将FPGA的核心功能集成到FPGA上。FPGA由可编程逻辑单元阵列、布线资源和可编程的I／O单元阵列构成，一个FPGA包含丰富的逻辑门、寄存器和I／O资源[7]。一片FPGA芯片就可以实现数百片甚至更多个标准数字集成电路所实现的系统。
　　
UART(通用异步接收发送设备) 是一种短距离串行传输接口。在数字通信和控制系统中得到广泛应用。FPGA和CPLD 是大规模集成电路技术发展的产物,是一种半定制的集成电路。结合计算机开发平台技术( EDA技术) 可以快速、方便地构建数字系统。本课题采用可编程逻辑器件FPGA 实现UART的功能,将UART的核心功能集成到FPGA 上,硬件采用Altera公司的FPGA芯片,本设计包含UART 的发送模块、接收模块和波特率发生器模块,所有功能的实现全部采用VHDL 硬件描述语言来进行描述。设计、综合、仿真在QUARTUSII 软件开发环境下实现。
　　
关键词 ：UART VHDL FPGA 仿真
　　

　　
目录
　　
1 绪论    1
　　
1.1 引言    1
　　
1.2 选题的依据及意义    1
　　
1.3 国内外研究概况及发展趋势    2
　　
1.4 课题主要研究内容    3
　　
2 相关知识的介绍    5
　　
2.1 FPGA（现场可编程门阵列）芯片    5
　　
2.2 硬件描述语言（VHDL）    10
　　
2.3 EDA技术    12
　　
3 UART总体设计    15
　　
3.1 UART简介    15
　　
3.2 UART的基本特点    15
　　
3.3 基于FPGA的UART原理框图    16
　　
4 系统具体设计    17
　　
4.1 Quartus II开发平台的简介    17
　　
4.2 系统顶层设计    18
　　
4.3 系统底层设计    20
　　
4.3.1 波特率发生器模块    20
　　
4.3.2 UART接收器模块    21
　　
4.3.3 UART发送器模块    25
　　
5 系统仿真及结果    29
　　
5.1 VHDL源程序仿真    29
　　
5.2 波特率发生器的仿真结果    30
　　
5.3 UART接收器的仿真波形结果    31
　　
5.4 UART发送器的仿真波形结果    31
　　
6 本文总结    32
　　
6.1 研究总结    32
　　
6.2 进一步工作展望    33
　　
参考文献    33
　　
致谢    35

资料文件预览：
共1文件夹，1个文件，文件总大小：415.50KB，压缩后大小：180.99KB

• 毕业设计-基于FPGA的通用异步收发器的设计
• 基于FPGA的通用异步收发器的设计答辩后修改的论文.doc  [415.50KB]