[毕业设计] 视频定格系统 附英文翻译 [复制链接]

资料简介：
　　毕业设计 视频定格系统 附英文翻译 共50页，16766字
　　
摘  要
　　
本系统设计为视频定格系统，用于智能监控领域或医学领域的视频传输图像的捕获、定格。系统主要有三大模块电路组成：电源模块、视频存储与回放模块、智能控制模块。
　　
电源模块设计遵循稳定可靠原则，采用降压开关稳压器LM2576、LM1117，进行级联供电。不仅能保证系统供电的稳定性，还能减少系统复杂性。视频存储与回放模块采用转换芯片CXD1175、CXD1171完成A/D、D/A的转换，静态RAM M5M5408完成对A/D转换的数据的存储。CPLD芯片EPM240-100在其中起着关键性的作用，它主要用来完成对静态RAM的控制，提供A/D、D/A的转换时钟，并接受外部给以的定格命令。采用AVR单片机Antiny2313的智能控制模块是整个设计的灵魂部件，它主要完成整个系统与外部的交涉。在按键控制和串口PC通讯的操作与控制下，我们可以完成对两路视频图像的定格与解冻操作。
　　
系统采用模块化的设计思想，各个模块之间相互独立又通过总线紧密相连。如此将大大提高系统的可移植性，及其可控能力。无论是将其独立应用于视频捕获场合还是集成于监控系统、医疗系统内部，其完善的接口形式都能满足设计的要求。
　　
关键词：视频捕获；视频定格；CPLD；VHDL语言；AVR单片机  
　　

　　
目  录
　　

　　
摘  要    I
　　
ABSTRACT    II
　　
1 绪 论    1
　　
2 设计原理分析    2
　　
2.1 视频信号分析    2
　　
2.1.1 视频信号定义    2
　　
2.1.2 电视机制式    3
　　
2.1.3 视频的形成    5
　　
2.1.4 视频信号传输波形分析    6
　　
2.2 视频的存储与回放    8
　　
2.2.1视频存储原理    8
　　
2.2.2视频回放原理    8
　　
2.3 FPGA/CPLD发展与应用    9
　　
2.3.1 EDA的发展历史    9
　　
2.3.2 EDA的应用    11
　　
2.3.3 FPGA/CPLD简介    12
　　
2.3.4 基于EDA工具的FPGA/CPLD开发流程    12
　　
2.3.5 用FPGA/CPLD进行开发的优缺点    14
　　
3 硬件电路设计    17
　　
3.1 系统框图    17
　　
3.2 模块电路设计    18
　　
3.2.1电源模块    18
　　
3.2.2视频存储与回放模块    19
　　
3.2.3智能控制模块    22
　　
4 系统软件设计    24
　　
4.1 CPLD控制部分    24
　　
4.1.1 软件流程图    24
　　
4.1.2 代码要点    25
　　
4.2 单片机控制部分    28
　　
4.1.1 软件流程图    28
　　
4.1.2 代码要点    29
　　
总  结    31
　　
致  谢    32
　　
附录Ⅰ：电路原理图：    34
　　
附录Ⅱ：CPLD程序清单：    39
　　
附录Ⅲ：AVR程序清单：    41

资料文件预览：
共1文件夹，2个文件，文件总大小：2.25MB，压缩后大小：577.44KB

• 毕业设计-视频定格系统 附英文翻译
• 毕业设计-电信04-4苗应亮V5.0.doc  [523.50KB]
• 英文资料.doc  [1.74MB]