文件格式：word
文件大小：728.00KB
适用专业：EDA
适用年级：大学
下载次数：11 次
我要下载：点击联系下载论文编号：12152
资料简介：
课程设计 应用VHDL设计电子钟，共19页，5525字
摘要
VHDL是Very High Speed Integrated Circuit Hardware Description Language的缩写，意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计，它有独特的作用。它的硬件描述能力强，能轻易的描述出硬件的结构和功能。这种语言的应用至少意味着两种重大的改变：电路的设计竟然可以通过文字描述的方式完成；电子电路可以当作文件一样来存储。随着现代技术的发展，这种语言的效益与作用日益明显，每年均能够以超过30%的速度快速成长。
这次设计的内容是在简要介绍了VHDL语言的一些基本语法和概念后，进一步应用VHDL，在QuartusII 的环境下设计一个电子钟，最后通过仿真出时序图实现预定功能。电子钟的时间显示用到了七段数码管(或称七段显示器)的电路设计，内部的时间控制输出则用到了各种设计，包括：计数器，扫描电路，控制秒、分、时的分频电路，各种数制的转换。
关键词：VHDL，电子钟，七段显示器，时序图。
资料文件预览：
共1文件夹，1个文件，文件总大小：728.00KB，压缩后大小：557.32KB
- 课程设计-应用VHDL设计电子钟
浙江林学院信息工程学院EDA课程.doc [728.00KB]
我要下载：应用VHDL设计电子钟 
