[职称论文] 同济大学卷积编码及基于DSP的VIYERBI译码器设计 [复制链接]

资料简介：
　　同济大学论文 卷积编码及基于DSP的VIYERBI译码器设计 共4页。
　　
摘  要
　　
卷积编码是前向纠错的差错控制编码方法之一 ∂      译码是卷积码的一种杰出的译码算法
　　
它是一种最大似然算法 适于硬件实现 本设计中的∂      译码器是构建在台湾智源科技的⁄≥°芯片
　　
ƒ⁄   之上的 在对∂      译码器测试时取一幅图像文件作为数据源 并用软件方法模拟高斯白噪声信道
　　
⁄≥°芯片卓越的性能为我们提供了更深入的开发潜力 Ξ
　　
关键词 前向纠错 卷积码 ∂      算法 最大似然函数 高斯白噪声 ⁄≥°

资料文件预览：
共1文件夹，1个文件，文件总大小：270.55KB，压缩后大小：263.51KB

• 同济大学论文-卷积编码及基于DSP的VIYERBI译码器设计
• VIT卷积.pdf  [270.55KB]