资料简介：
课程设计-基于verilog语言编程的数字秒表设计，共8页，3597字
一、设计要求
用verilong语言编写程序，结合实际电路，设计一个4位LED数码显示“秒表”，显示时间为99.9~00.0秒，每秒自动减一，精度为0.1。另设计一个“开始”按键和一个“复位”按键。再增加一个“暂停”按键。
按键说明：按“开始”按键，开始计数，数码管显示从99.9开始每秒自动减一；按“复位”按键，系统复位，数码管显示99.9；按“暂停”按键，系统暂停计数，数码管显示当时的计数。
二、设计目的
1、 通过本次课程设计加深对verilong语言课程的全面认识、复习和掌握，对EPM7064芯片的应用达到进一步的了解。
2、 掌握定时器、外部中断的设置和编程原理。
3、 通过此次课程设计能够将软硬件结合起来，对程序进行编辑，调试。使其能够通过电脑下载到芯片，正常工作。
4、实际操作Quartus II软件，复习巩固以前所学知识。
三、总体设计
本秒表系统具有复位、暂停、秒表计时等功能。 clk为系统工作时钟，采用Altera DE2上的50M时钟信号，经过分频器产生秒表计时周期为0.01s的时钟，再经过计数器，分别对秒表的百分位、十分位、秒、秒十位、分、分十位进行计数。onoff为启动/暂停控制信号，当它为0时，启动计时，当它为1时，计时暂停。clr为复位信号，当该信号有效时，计数器和译码清零，此时数码管显示输出为00：00：00。在总体电路图中，根据设计要求，需要两个输入控制信号onoff和clr。由于开发板上除了拨动开关就是瞬时的按键开关,且按键开关平时都呈高电平,按一下为低电平。故在实际测试时采用了拨动开关SW0来控制秒表的启动/暂停，通过KEY0来控制秒表的清零。
资料文件预览：
共1文件夹，1个文件，文件总大小：196.50KB，压缩后大小：138.68KB
- 课程设计-基于verilog语言编程的数字秒表设计
课程设计-基于verilog语言编程的数字秒表设计.doc [196.50KB]
我要下载：基于verilog语言编程的数字秒表设计
: