资料简介：
毕业论文 基于VHDL语言的综合计时系统，共32页，8954字
摘要：本文介绍了基于VHDL语言的综合计时系统。该计时系统实现年、月、日、星期以及时间的计时，并通过调整键实现对时间的调整。
关键词：VHDL，计时，FPGA
目 录
1.系统设计要求 ……………………………………………………………… 4
2.系统设计思路 ……………………………………………………………… 4
2.1.综合计时电路的设计 …………………………………………………4
2.1.1．CNT60计数模块的设计 ………………………………………… 5
2.1.2．CNT30计数模块的设计 ………………………………………… 5
2.1.3. CNT24计数模块的设计 ………………………………………… 6
2.1.4. CNT12计数模块的设计 ………………………………………… 6
2.1.5. CNT7 计数模块的设计 ………………………………………… 7
2.1.6. CNT100计数模块的设计 ………………………………………… 7
2.2.显示控制电路的设计 …………………………………………………8
2.3.调整控制电路TZKZQ的设计 ………………………………………9
3.主要VHDL源程序 ………………………………………………………… 10
3.1.综合计时电路VHDL源程序 ………………………………………10
3.1.1 .CONT60计时电路的VHDL源程序 …………………………… 10
3.1.2. CONT30计时电路的VHDL源程序 ……………………………… 11
3.1.3. CONT24计时电路的VHDL源程序 ……………………………… 13
3.1.4. CONT12计时电路的VHDL源程序 ……………………………… 13
3.1.5. CONT7 计时电路的VHDL源程序 ……………………………… 14
3.1.6. CONT100 计时电路的VHDL源程序 …………………………… 15
3.2.显示控制电路XSKZQ的VHDL源程序 ……………………………15
3.3.调整控制TZKZQ的VHDL源程序 ……………………………………19
4.系统仿真图/硬件验证 …………………………………………………21
4.1.系统的有关仿真 ……………………………………………………21
4.1.1.CNT60.VHDL的仿真 ……………………………………………… 21
4.1.2.CNT30.VHDL的仿真 ……………………………………………… 21
4.1.3.CNT24.VHDL的仿真 ……………………………………………… 21
4.1.4.CNT12.VHDL的仿真 ……………………………………………… 21
4.1.5.CNT7.VHDL的仿真 ……………………………………………… 21
4.1.6.CNT100.VHDL的仿真 ……………………………………………… 21
4.1.7.TZKZQ.VHDL的仿真 ……………………………………………… 22
4.1.8.XSKZQ.VHDL的仿真 ……………………………………………… 23
4.2.系统的硬件验证 ………………………………………………………23
5.系统总体组装电路的源程序及组装图 ………………………………23
6.设计技巧分析 ………………………………………………………………29
7.系统扩展思路 ………………………………………………………………29
8.设计总结 …………………………………………………………………… 29
参考文献 ……………………………………………………………………… 30
附 图 ……………………………………………………………………… 30
资料文件预览：
共1文件夹，1个文件，文件总大小：1.18MB，压缩后大小：301.92KB
- 毕业论文-基于VHDL语言的综合计时系统
万年表.doc [1.18MB]
我要下载：基于VHDL语言的综合计时系统
